半鑲嵌金屬化：後段製程的轉折點？

示意圖／ingimage

【作者： imec】

五年多前，比利時微電子研究中心（imec）提出了半鑲嵌（semi-damascene）這個全新的模組方法，以應對先進技術節點銅雙鑲嵌製程所面臨的RC延遲增加問題。

當半鑲嵌製程與像是釕（Ru）等可圖形化金屬並用時，預計會在RC延遲、面積、成本和功率效率方面帶來高效益，提供了一條微縮內連導線的發展道路。

本文回顧這個概念的價值主張、總結最頂尖的釕（Ru）半鑲嵌技術之挑戰和潛在解決方案，並呼籲產學界合作排除導入業界的發展障礙。

未來內連的半鑲嵌潛能

1997年，把銅雙鑲嵌（Cu dual-damascene）整合方案導入邏輯和記憶體晶片的後段製程，劃下了半導體歷史的轉折點。晶片製造商不再使用鋁材減法金屬化（subtractive metallization），而是改用例如鍍銅和化學機械研磨（CMP）的溼式製程。當時爲了處理鋁基內連導線的RC延遲增加（電阻—電容的乘積變大的結果），這場激進的轉變有其必要。銅雙鑲嵌製程具備成本效益，還能用於後段製程的多層堆疊，過去的目標是實現接下來多個邏輯和記憶體技術世代。

但是從幾年前開始，後段製程最關鍵元件層的導線間距將會降到20奈米以下。微縮到這個程度時，銅雙鑲嵌會喪失發展動能。因爲持續縮小的導線尺寸會越來越接近銅電子的平均自由路徑，RC延遲也會明顯增加。此外，銅金屬化需要一層阻障層、一層襯墊層和一層覆蓋層，才能確保可靠度良好和避免銅材向外擴散到介電材料。但這些附加的元件層開始耗用大部分的可用導線總寬度，這意味着金屬內連導線不能充分利用寶貴的導電區域。這些問題迫使晶片產業去研究能在緊密金屬間距提供更好品質因子（FOM）的金屬化替代方案。

【欲閱讀更豐富的內容，請參閱2025.01(第398期)2025展望與回顧CTIMES出版中心】

2025.01(第398期)2025展望與回顧