上海思爾芯申請 FPGA 電路中靜態時序分析專利，快速完成時序分析

金融界 2025 年 1 月 22 日消息，國家知識產權局信息顯示，上海思爾芯技術股份有限公司申請一項名爲“FPGA 電路中的靜態時序分析方法、裝置、設備及介質”的專利，公開號 CN 119272677 A，申請日期爲 2024 年 9 月。

專利摘要顯示，本發明實施例公開了一種 FPGA 電路中的靜態時序分析方法、裝置、設備及介質。該方法包括：獲取 FPGA 電路設計中的網表；根據網表，確定當前電路器件滿足預設黑盒處理條件時，將當前電路器件作爲黑盒器件；獲取黑盒器件的端口連接文件，並根據端口連接文件確定黑盒器件的連接關係；根據連接關係中的輸入接口類型和輸出接口類型，將連接關係映射至目標連接類型；獲取與目標連接類型對應的鏈路傳輸延時，並根據鏈路傳輸延時確定各時序路徑對應的路徑延時；根據各路徑延時，確定 FPGA 電路設計是否滿足預期工作要求。通過將 FPGA 電路中的較大設計器件簡化爲黑盒進行處理，可以簡化靜態時序分析，達到快速時序分析目的，避免內存佔用過大。

天眼查資料顯示，上海思爾芯技術股份有限公司，成立於2004年，位於上海市，是一家以從事軟件和信息技術服務業爲主的企業。企業註冊資本6000萬人民幣，實繳資本6000萬人民幣。通過天眼查大數據分析，上海思爾芯技術股份有限公司共對外投資了7家企業，參與招投標項目78次，知識產權方面有商標信息121條，專利信息146條，此外企業還擁有行政許可7個。

本文源自：金融界

作者：情報員