歐洲芯片，想得太美！

如果您希望可以時常見面，歡迎標星收藏哦~

在最近全球的半導體大潮中，歐洲也不想錯過。

據他們在在去年9月通過的歐洲芯片法案，歐盟希望加強當地的製造業活動，刺激歐洲設計生態系統，並支持整個價值鏈的擴大和創新。具體而言，歐盟的芯片法案有三個支柱：

一是歐洲芯片計劃，具體是通過促進知識從實驗室向工廠轉移、縮小研究和創新與工業活動之間的差距以及推動歐洲企業將創新技術工業化，加強歐洲的技術領導地位。“歐洲芯片計劃”將主要由芯片聯合組織實施。該計劃將得到歐盟 33 億歐元資金的支持，預計成員國也將提供配套資金。

二是激勵公共和私人對芯片製造商及其供應商的製造設施進行投資。做法就是通過吸引投資和提高半導體制造的生產能力來確保供應安全。

三是建立成員國與委員會之間的協調機制，以加強成員國之間的合作，監測半導體供應，估計需求，預測短缺，並在必要時啓動危機階段；

根據歐盟的芯片計劃，他們希望到 2030 年將其全球市場份額翻一番，達到 20%。從目前看來，雖然歐洲芯片偶有進展，但這不是一個容易實現的目標。

7nm的FD SOI邁出重要一步

在晶體管從平面走向3D之際，在FinFET和FD SOI之間曾經引起了一場爭奪，但最終在英特爾和臺積電的強力支持下，FinFET最終勝出。但歐洲最近在FD SOI上，制定了一個相對激進的目標，並邁出了重要的一步。

上週，法國宣佈啓動一條價值 8.3 億歐元的 10nm 和 7nm FDSOI 技術試驗生產線，用於下一代5G 和 6G 芯片和系統設計。這條位於法國格勒諾布爾的 FAMES 半導體試驗生產線有五個重點領域，從材料到封裝。耗資將高達 8.3 億歐元，其最終目的是爲 5G 和 6G 打造下一代堆疊式 3D 射頻系統設備。

據介紹，該生產線將爲 GlobalFoundries 和三星等代工廠以及高通和意法半導體等芯片製造商開發下一代全耗盡絕緣體上硅 (FD SOI) 工藝技術，節點可達 10nm 和 7nm。

“關鍵市場是 5G 和 6G，在 6G 中，我們需要 7 GHz至 15GHz 的新濾波器，這是非常有前景的，而且需要新的芯片，因爲將有超過 100 個濾波器需要組合，並可以放在 FDSOI 晶體管的頂部，”CEA-Leti首席技術官 Jean-René Lèquepeys 說。

他表示，10nm FD SOI 工藝將具有 450GHz 的高頻率（Ft），而 7nm 工藝則有望達到 540GHz。

他表示：“對於純數字應用，它將具有與 5nm FinFET 相同的性能，而對於射頻和模擬應用，它將具有更好的性能”，其多晶硅間距爲 64nm，金屬間距爲 48nm 和 40nm。

他說：“未來我們需要爲廣泛的應用添加具有不同功能的非易失性存儲器。”

“對於 SoC，採用單片解決方案並不是一個好辦法，因爲我們需要爲正確的功能選擇正確的技術。要做到這一點，我們需要異構集成，將芯片與 3D 異構和 3D 單片堆疊在一起。

“功率方面也有限制，所以我們需要帶有微型電感器的 DC-DC 轉換器。第一步，這些將是分開的，但可以集成起來。這些都可以混合在一起，以創建顛覆性的芯片架構，”他說。

僅僅是關於 5G 和 6G 無線。具有自適應背偏壓的 FDSOI 也是量子處理器的關鍵低功耗技術，Leti 正在研究幾種不同的量子技術，包括光子學。

“我們有很多賭注，包括量子，對我們來說，這是一個非常重要的部分，但我們支持其他法國和歐洲初創企業探索超導量子比特和光子學。這顯然是一個重大的雄心，成爲第一批找到正確解決方案以擴大規模和工業化的公司之一，因爲這將會帶來不同，”Leti 首席執行官 Sébastien Dauvé 說。

Leti 正在開發 CryoCMOS 技術，以控制具有 ECC 錯誤代碼校正功能的電路。“我們需要一個專門在低溫下工作的封裝，這也是一個大課題，CEA 正在研究一種使用全棧編程新計算引擎的方法，”首席技術官 Lèquepeys 說道。

爲了生產這條生產線，Leti 正在擴建其工廠，增加兩個潔淨室和設備，包括一臺 EUV 光刻系統，部分是爲了容納 FAMES 試驗生產線。這將是一條虛擬試驗生產線，設備分佈在工廠的多個潔淨室中，這些潔淨室也用於其他項目。

資料顯示，他們在去年12 月安裝了一臺 ASML 300 毫米 Twinscan 2050i 浸沒式光刻機，FAMES 項目的一部分將確定這臺設備是否可用於 FD SOI 工藝中線寬低至 7nm 的工藝。預計 EUV 光刻掃描儀要到 2026 年纔會安裝。

“研發工作將於 2028 年結束，但仍開放至 2031 年——首批合同將於 2025 年 4 月至 2025 年 9 月開放，他們可以開發自己的 IP，我們保留該技術的 IP，但對於最終的 IC 設計，我們的合作伙伴擁有自己的 IP。這是一件大事，”Lèquepeys 說道。

FAMES 是歐洲四條試驗生產線之一，其開發經過了協調，以確保不會出現重大競爭或重疊。在關注的技術方面，除了10nm到7nm的FD SOI，該產線還關注嵌入式非揮發性存儲器和小型電感器以及用於電源管理集成電路（PMIC）的DC-DC轉換器。

晶圓工廠，頻頻遇挫

在歐盟的芯片計劃中，打造自有的晶圓廠生態是非常重要的一部分。爲了實現這個目標，他們也吸引了臺積電和英特爾去當地建廠或者擴產。但從最新消息看來，延誤似乎已經成爲了常態。

首先看臺積電，在2023年8月，臺積電、羅伯特·博世有限公司、英飛凌科技股份公司和恩智浦半導體公司聯合宣佈，計劃在德國德累斯頓共同投資建設歐洲半導體制造公司 (ESMC：European Semiconductor Manufacturing Company ) GmbH，以提供先進的半導體制造服務。

新聞稿表示，該項目是根據《歐洲芯片法》的框架規劃的，預計每月產能爲 40,000 片 300 毫米（12 英寸）晶圓，採用臺積電的 28/22 納米平面 CMOS 和 16/12 納米 FinFET 工藝技術。

在5月於荷蘭舉辦的研討會上，臺積電歐洲區總裁保羅·德博特（Paul de Bot）確認，該項目預計於今年第四季度動工，預計2027年投產。但考慮到臺積電在美國遇到的挫折，這個進展能否如期進行，我們保留意見。Silicon Saxony 顧問 Torsten Thieme 更是表示，德國工會對僱主始終持強硬立場，這是臺積電必須克服的挑戰之一。

Thieme表示，面對勞動力短缺的問題，臺積電需要提供有競爭力的薪酬來吸引生產線工人和工程師爲 ESMC 工作。德國電子和數字行業協會ZVEI首席執行官Wolfgang Weber更是直言，他知道臺灣人工作非常辛苦、工作時間很長，但不太可能要求德國工人每週工作50小時。

這對於一個晶圓廠來說，就是一個兩難的境況。

再看另一個正在歐洲擴產的英特爾。最近有消息指出，因爲歐盟補貼的原因，他們將放緩歐洲1nm工廠的建設進度。

據環球媒體Volksstimme報道，英特爾位於德國馬格德堡附近的Fab 29.1和Fab 29.2工廠的建設因等待歐盟補貼審批以及需要移除和再利用黑土而推遲，開工日期從2024年夏天推遲到2025年5月。

此前有報道顯示，該芯片工廠最初預計在1H23開工，但受補貼延遲影響，建設被推遲至2024年夏天。而且，施工現場的表土最早也要到2025年5月才能清理完畢。

據悉，英特爾Fab 29.1和Fab 29.2原計劃於2027年底投入運營，預計將採用先進製造工藝，可能是英特爾14A（1.4nm）和英特爾10A（1nm）工藝節點。不過，英特爾現在估計，這兩座工廠的建設需要四到五年時間，預計將在2029年至2030年之間開始生產。

另一家因爲補貼而被推遲的工廠則是WolfSpedd。

報道指出，SiC大廠Wolfspeed推遲了在德國建設價值 30 億美元的工廠的計劃，凸顯了歐盟在增加半導體產量和減少對亞洲芯片的依賴方面所面臨的困難。

一位發言人表示，計劃在薩爾州建立的工廠將生產用於電動汽車的計算機芯片，該工廠尚未完全被取消，該公司仍在尋求資金。但該發言人補充說，由於歐洲和美國電動汽車市場疲軟，總部位於北卡羅來納州的 Wolfspeed 削減了資本支出，目前正專注於提高紐約的產量。該公司最早要到 2025 年中期纔會在德國開始建設，比原定目標晚了兩年。

目標已無法實現

據路透社報道，除了上述公司以外，英飛凌、意法半導體和 GlobalFoundries 也在歐盟於 2022 年出臺《芯片法案》後，宣佈了在歐洲建立新工廠的計劃。該法案旨在通過公共和私人投資籌集 430 億歐元（470 億美元），以加強該地區的半導體產業。

但兩年過去了，真正開工建設的項目卻寥寥無幾，獲得歐盟委員會批准的國家援助的項目就更少了，如果沒有批准，這些項目在財務上是不可行的。這些拖延減緩了該地區實現自給自足和保護自己免受貿易緊張局勢升級的影響的努力。

德國科技與政治智庫Interface（原名Stiftung Neue Verantwortung）的芯片專家Jan-Peter Kleinhans表示，歐盟到2030年贏得全球20%市場份額的目標已經無法實現他補充說，鑑於芯片市場的相互關聯性，自給自足是不現實的。

然而“你不得不對已經發布的項目數量之多感到驚歎，”Kleinhans說。“即使其中有幾個項目永遠不會面世。”

對比臺積電日本工廠和臺積電美國工廠的進展和問題，臺積電在歐洲工廠的未來進展一方面除了補貼以外。如前文所說，晶圓廠苛刻的工作環境和超負荷的工作時長，相信也將會是困住歐洲工廠的主要原因。當然，人才的短缺，也是不能不關注的又一個因素。

https://www.eenewseurope.com/en/all-systems-go-for-7nm-fdsoi/

https://www.reuters.com/technology/wolfspeed-plant-delayed-eus-chipmaking-plans-flounder-2024-06-20/

https://www.volksstimme.de/sachsen-anhalt/landespolitik/intel-baustart-verschiebt-sich-auf-2025-3852683?s=31

點這裡加關注，鎖定更多原創內容

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。

今天是《半導體行業觀察》爲您分享的第3813期內容，歡迎關注。

『半導體第一垂直媒體』

實時 專業 原創 深度

公衆號ID：icbank

喜歡我們的內容就點“在看”分享給小夥伴哦