《半導體》聯電攜伴啓動W2W 3D IC專案 攻邊緣AI成長動能

聯電指出，此項合作案是利用矽堆疊技術整合記憶體及處理器，提供一站式的堆疊封裝平臺，目標爲邊緣運算AI應用於家用、工業物聯網（IIoT）、安全和智慧基礎設施等，對中高階運算力、可客制記憶體模組、及較低功耗的需求提供解決方案。

聯電錶示，此平臺預計在2024年完成系統級驗證後就位，爲客戶提供無縫接軌制程。平臺將解決各種異質整合挑戰，包括邏輯和記憶體晶圓廠晶圓疊層規則的一致性、垂直晶圓整合的有效設計流程、及經驗證的封裝和測試路徑。

聯電說明，各成員將爲合作案投入自有3D IC專長，包括集團的CMOS晶圓製造和晶圓對晶圓混合封裝技術，華邦電(2344)導入客製化超高頻寬元件（CUBE）架構，用於強大的邊緣運算AI設備，實現在各種平臺和介面上的無縫部署。

智原(3035)將提供全面的3D先進封裝一站式服務，及記憶體IP和ASIC小晶片設計服務。日月光投控(3711)旗下日月光半導體提供晶圓切割、封裝和測試服務，Cadence則就晶圓對晶圓設計流程，提取矽穿孔（TSV）特性和籤核認證。

聯電前瞻發展辦公室暨研發副總經理洪圭鈞表示，透過此項跨供應鏈垂直整合的合作專案，很榮幸與產業領導廠商一同運用先進的異質整合W2W技術，協助客戶達成3D IC在性能、尺寸和成本所具備優勢，滿足新興應用需求。

洪圭鈞指出，異質整合將持續推進超越摩爾時代的半導體創新界限，聯電期待以優異的CMOS晶圓製造能力與先進的封裝解決方案，促成產業生態系統的完整發展。

華邦電記憶體產品事業羣副總經理範祥雲表示，隨着AI從數據中心擴展到邊緣運算，邊緣設備將需要更高的記憶體頻寬，來處理日益增加的資料工作負載。華邦電提供的客製化超高頻寬元件將使客戶能將定製的DRAM整合到3D封裝中，實現最佳的邊緣運算AI性能。

智原營運長林世欽指出，很榮幸成爲3D IC合作案創始成員，已與聯電和最優秀的封測廠商展開緊密合作，爲公司的2.5D/3D先進封裝服務提供支援，這項合作案是此領域的重要延伸，展現客戶充分利用晶片整合的無限潛力。

日月光研發中心副總經理洪志斌表示，日月光盡全力於與供應鏈夥伴合作，協助客戶優化半導體設計和製造效率。此項合作有助加速客戶上市時間，同時透過整合技術開發，實現在AI時代的卓越應用，確保獲利持續成長。

Cadence數位與籤核事業羣研發副總裁Don Chan指出，隨着邊緣AI應用持續普及，3D IC設計對客戶日趨重要。Cadence已與聯電和智原展開密切合作，利用Cadence Integrity 3D-IC平臺實現3D IC設計，並致力協助客戶更快將產品推向市場。